电子器件
電子器件
전자기건
JOURNAL OF ELECTRON DEVICES
2010年
2期
174-177
,共4页
程知群%徐胜军%朱雪芳%高俊君
程知群%徐勝軍%硃雪芳%高俊君
정지군%서성군%주설방%고준군
低噪声放大器%双频段%并联LC网络%电流复用
低譟聲放大器%雙頻段%併聯LC網絡%電流複用
저조성방대기%쌍빈단%병련LC망락%전류복용
设计了一种电流复用结构的双频段低噪声放大器,其中心频率为900 MHz和1 900 MHz.为减少芯片面积和提高电路性能,给出了一种改进的输入端和级间匹配网络,利用小电感LC网络代替大电感的栅极电感Lg和级间电感Ld1.仿真结果表明:该低噪放在两个需要的频带内功率增益(S21)大于16.0 dB;输入反射系数(S11)小于-18.6 dB;输出反射系数(S22)小于-12 dB;反向隔离(S12)小于-40 dB;噪声系数(NF)小于2.8 dB;线性度(IP3)大于-9.5 dBm.设计采用SMIC 0.18 μm CMOS工艺,功耗为8.64 mW,电源电压1.8 V.
設計瞭一種電流複用結構的雙頻段低譟聲放大器,其中心頻率為900 MHz和1 900 MHz.為減少芯片麵積和提高電路性能,給齣瞭一種改進的輸入耑和級間匹配網絡,利用小電感LC網絡代替大電感的柵極電感Lg和級間電感Ld1.倣真結果錶明:該低譟放在兩箇需要的頻帶內功率增益(S21)大于16.0 dB;輸入反射繫數(S11)小于-18.6 dB;輸齣反射繫數(S22)小于-12 dB;反嚮隔離(S12)小于-40 dB;譟聲繫數(NF)小于2.8 dB;線性度(IP3)大于-9.5 dBm.設計採用SMIC 0.18 μm CMOS工藝,功耗為8.64 mW,電源電壓1.8 V.
설계료일충전류복용결구적쌍빈단저조성방대기,기중심빈솔위900 MHz화1 900 MHz.위감소심편면적화제고전로성능,급출료일충개진적수입단화급간필배망락,이용소전감LC망락대체대전감적책겁전감Lg화급간전감Ld1.방진결과표명:해저조방재량개수요적빈대내공솔증익(S21)대우16.0 dB;수입반사계수(S11)소우-18.6 dB;수출반사계수(S22)소우-12 dB;반향격리(S12)소우-40 dB;조성계수(NF)소우2.8 dB;선성도(IP3)대우-9.5 dBm.설계채용SMIC 0.18 μm CMOS공예,공모위8.64 mW,전원전압1.8 V.
