微计算机信息
微計算機信息
미계산궤신식
CONTROL & AUTOMATION
2008年
14期
169-170,176
,共3页
李瑾%赵明生%赵花荣%罗康生
李瑾%趙明生%趙花榮%囉康生
리근%조명생%조화영%라강생
跳频%同步%FPGA
跳頻%同步%FPGA
도빈%동보%FPGA
本文设计了一种全数字高效的跳频同步方法,详细介绍了其基于FPGA硬件平台的实现方案.此方案采用了快速出局捕获和计数跟踪的方法,并用Verilog HDL进行电路描述.后仿真验证表明,在信噪比为-12dB的情况下仍能在短时间内达到精确同步.该方案具有抗干扰能力强,捕获时间短,结构简单等优点.在跳频通信中具有广泛的应用前景.
本文設計瞭一種全數字高效的跳頻同步方法,詳細介紹瞭其基于FPGA硬件平檯的實現方案.此方案採用瞭快速齣跼捕穫和計數跟蹤的方法,併用Verilog HDL進行電路描述.後倣真驗證錶明,在信譟比為-12dB的情況下仍能在短時間內達到精確同步.該方案具有抗榦擾能力彊,捕穫時間短,結構簡單等優點.在跳頻通信中具有廣汎的應用前景.
본문설계료일충전수자고효적도빈동보방법,상세개소료기기우FPGA경건평태적실현방안.차방안채용료쾌속출국포획화계수근종적방법,병용Verilog HDL진행전로묘술.후방진험증표명,재신조비위-12dB적정황하잉능재단시간내체도정학동보.해방안구유항간우능력강,포획시간단,결구간단등우점.재도빈통신중구유엄범적응용전경.
