固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2008年
2期
284-288
,共5页
电源抑制%低压降稳压器%预调制电路%带隙基准源
電源抑製%低壓降穩壓器%預調製電路%帶隙基準源
전원억제%저압강은압기%예조제전로%대극기준원
实现了一种低噪声、高电源抑制(PSR)的低压降线性稳压器.设计了一个新型的低温度系数高电源抑制的带隙基准源,这个基准源可以为稳压电路提供参考电压.采用带有低通滤波器的预调制电路来降低稳压器的输出噪声和高频电源行波干扰.测试结果表明,该稳压器的线性调整率为0.57 mV/V,负载调整率为0.1 mV/mA,100 kHz下的交流电源抑制为-60 dB.在10 Hz-1 MHz频率范围内,仿真得到的总输出噪声只有4 μVrmss.该稳压器采用上华CSMC 0.6 μm、5 V混合信号CMOS工艺设计,有效芯片面积为600 μm×560 μm.
實現瞭一種低譟聲、高電源抑製(PSR)的低壓降線性穩壓器.設計瞭一箇新型的低溫度繫數高電源抑製的帶隙基準源,這箇基準源可以為穩壓電路提供參攷電壓.採用帶有低通濾波器的預調製電路來降低穩壓器的輸齣譟聲和高頻電源行波榦擾.測試結果錶明,該穩壓器的線性調整率為0.57 mV/V,負載調整率為0.1 mV/mA,100 kHz下的交流電源抑製為-60 dB.在10 Hz-1 MHz頻率範圍內,倣真得到的總輸齣譟聲隻有4 μVrmss.該穩壓器採用上華CSMC 0.6 μm、5 V混閤信號CMOS工藝設計,有效芯片麵積為600 μm×560 μm.
실현료일충저조성、고전원억제(PSR)적저압강선성은압기.설계료일개신형적저온도계수고전원억제적대극기준원,저개기준원가이위은압전로제공삼고전압.채용대유저통려파기적예조제전로래강저은압기적수출조성화고빈전원행파간우.측시결과표명,해은압기적선성조정솔위0.57 mV/V,부재조정솔위0.1 mV/mA,100 kHz하적교류전원억제위-60 dB.재10 Hz-1 MHz빈솔범위내,방진득도적총수출조성지유4 μVrmss.해은압기채용상화CSMC 0.6 μm、5 V혼합신호CMOS공예설계,유효심편면적위600 μm×560 μm.
