机电工程
機電工程
궤전공정
MECHANICAL & ELECTRICAL ENGINEERING MAGAZINE
2011年
9期
1113-1116
,共4页
直接数字频率合成器%相幅转换%分段多项式逼近%现场可编程门阵列
直接數字頻率閤成器%相幅轉換%分段多項式逼近%現場可編程門陣列
직접수자빈솔합성기%상폭전환%분단다항식핍근%현장가편정문진렬
为提高直接数字频率合成器( DDS)系统的性能,将分段多项式逼近算法应用于优化相幅转换电路中,实现了基于此结构的直接数字频率合成器设计.提出了适合在流行的现场可编程门阵列( FPGA)平台上实现的电路结构方案,进行了硬件实验,给出了在Altera Cyclone Ⅱ器件中的实现结果,并在性能和资源消耗方面与基于ROM查找表的方案作了比较.研究结果表明,由于避免了庞大的查找表,这一方案大大减小了电路面积,提高了系统性能.
為提高直接數字頻率閤成器( DDS)繫統的性能,將分段多項式逼近算法應用于優化相幅轉換電路中,實現瞭基于此結構的直接數字頻率閤成器設計.提齣瞭適閤在流行的現場可編程門陣列( FPGA)平檯上實現的電路結構方案,進行瞭硬件實驗,給齣瞭在Altera Cyclone Ⅱ器件中的實現結果,併在性能和資源消耗方麵與基于ROM查找錶的方案作瞭比較.研究結果錶明,由于避免瞭龐大的查找錶,這一方案大大減小瞭電路麵積,提高瞭繫統性能.
위제고직접수자빈솔합성기( DDS)계통적성능,장분단다항식핍근산법응용우우화상폭전환전로중,실현료기우차결구적직접수자빈솔합성기설계.제출료괄합재류행적현장가편정문진렬( FPGA)평태상실현적전로결구방안,진행료경건실험,급출료재Altera Cyclone Ⅱ기건중적실현결과,병재성능화자원소모방면여기우ROM사조표적방안작료비교.연구결과표명,유우피면료방대적사조표,저일방안대대감소료전로면적,제고료계통성능.
