河北软件职业技术学院学报
河北軟件職業技術學院學報
하북연건직업기술학원학보
JOURNAL OF HEBEI SOFTWARE INSTITUTE
2010年
3期
51-54
,共4页
频率计%可编程逻辑器%VHDL
頻率計%可編程邏輯器%VHDL
빈솔계%가편정라집기%VHDL
频率计是常用的测量仪器,它通过对单位时间内的信号脉冲进行计数测量出信号的频率.用Lattice公司生产的ISP系列在线可编程器件ISPLSI1032可以设计实现数字频率计.硬件主要有主板及显示两大模块,软件部分采用VHDL硬件描述语言进行设计.最后实现在6组LED数码管上显示频率为1～999999Hz的数字频率计.Complex Programmable Logic Device(CPLD)复杂可编程逻辑器件是一种用户根据各自需要而自行构造逻辑功能的数字集成电路,其基本设计方法是借助集成开发软件平台,用硬件描述语言生成相应的目标文件,通过下载电缆将代码传送到目标芯片中进而完成设计的数字系统.该方法设计灵活,便于实现.
頻率計是常用的測量儀器,它通過對單位時間內的信號脈遲進行計數測量齣信號的頻率.用Lattice公司生產的ISP繫列在線可編程器件ISPLSI1032可以設計實現數字頻率計.硬件主要有主闆及顯示兩大模塊,軟件部分採用VHDL硬件描述語言進行設計.最後實現在6組LED數碼管上顯示頻率為1～999999Hz的數字頻率計.Complex Programmable Logic Device(CPLD)複雜可編程邏輯器件是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路,其基本設計方法是藉助集成開髮軟件平檯,用硬件描述語言生成相應的目標文件,通過下載電纜將代碼傳送到目標芯片中進而完成設計的數字繫統.該方法設計靈活,便于實現.
빈솔계시상용적측량의기,타통과대단위시간내적신호맥충진행계수측량출신호적빈솔.용Lattice공사생산적ISP계렬재선가편정기건ISPLSI1032가이설계실현수자빈솔계.경건주요유주판급현시량대모괴,연건부분채용VHDL경건묘술어언진행설계.최후실현재6조LED수마관상현시빈솔위1～999999Hz적수자빈솔계.Complex Programmable Logic Device(CPLD)복잡가편정라집기건시일충용호근거각자수요이자행구조라집공능적수자집성전로,기기본설계방법시차조집성개발연건평태,용경건묘술어언생성상응적목표문건,통과하재전람장대마전송도목표심편중진이완성설계적수자계통.해방법설계령활,편우실현.
