中国科技博览
中國科技博覽
중국과기박람
CHINA SCIENCE AND TECHNOLOGY REVIEW
2012年
2期
140-140
,共1页
Verilog-A%延迟锁定环%行为描述模型
Verilog-A%延遲鎖定環%行為描述模型
Verilog-A%연지쇄정배%행위묘술모형
以锁定范围为200M～500MHz的延迟锁相环（DLL）系统设计为例，建立了一种基于Verilog—A的行为级系统棒型。在此蒌础上：华立了赢控延逸线（VCDL）、鉴相器（PD），电荷泵（CP）等电路模块的行为模型，并且采用Cadence的Spectre仿真器对所建立的延迟锁定环行为模型进行了系统级仿真，为后续具体的电路级设计提供指导思想。
以鎖定範圍為200M～500MHz的延遲鎖相環（DLL）繫統設計為例，建立瞭一種基于Verilog—A的行為級繫統棒型。在此蔞礎上：華立瞭贏控延逸線（VCDL）、鑒相器（PD），電荷泵（CP）等電路模塊的行為模型，併且採用Cadence的Spectre倣真器對所建立的延遲鎖定環行為模型進行瞭繫統級倣真，為後續具體的電路級設計提供指導思想。
이쇄정범위위200M～500MHz적연지쇄상배（DLL）계통설계위례，건립료일충기우Verilog—A적행위급계통봉형。재차루출상：화립료영공연일선（VCDL）、감상기（PD），전하빙（CP）등전로모괴적행위모형，병차채용Cadence적Spectre방진기대소건립적연지쇄정배행위모형진행료계통급방진，위후속구체적전로급설계제공지도사상。
