电测与仪表
電測與儀錶
전측여의표
ELECTRICAL MEASUREMENT & INSTRUMENTATION
2002年
2期
42-44
,共3页
速度%面积%优化
速度%麵積%優化
속도%면적%우화
CPLD/FPGA面向速度或面向面积进行优化设计,在大多数情况下这两种选择是矛盾的.对速度进行优化设计,需要较多资源;对面积进行优化往往会导致系统速度降低.本文提出采用流水线设计、资源共享和预进位处理的方法解决了这个问题.
CPLD/FPGA麵嚮速度或麵嚮麵積進行優化設計,在大多數情況下這兩種選擇是矛盾的.對速度進行優化設計,需要較多資源;對麵積進行優化往往會導緻繫統速度降低.本文提齣採用流水線設計、資源共享和預進位處理的方法解決瞭這箇問題.
CPLD/FPGA면향속도혹면향면적진행우화설계,재대다수정황하저량충선택시모순적.대속도진행우화설계,수요교다자원;대면적진행우화왕왕회도치계통속도강저.본문제출채용류수선설계、자원공향화예진위처리적방법해결료저개문제.
