电子工程师
電子工程師
전자공정사
ELECTRONIC ENGINEER
2004年
3期
16-19,22
,共5页
吴丹%刘三清%徐维锋%林昭昭%邹雪城
吳丹%劉三清%徐維鋒%林昭昭%鄒雪城
오단%류삼청%서유봉%림소소%추설성
专用集成电路(ASIC)设计%设计约束%时序约束%静态时序分析
專用集成電路(ASIC)設計%設計約束%時序約束%靜態時序分析
전용집성전로(ASIC)설계%설계약속%시서약속%정태시서분석
在现代深亚微米专用集成电路(ASIC)设计流程中,为使电路性能达到设计者的预期目标,并满足电路工作环境的要求,必须对一个电路设计进行诸如时序、面积、负载等多方面的约束,并自始至终使用这些约束条件来驱动电路设计软件的工作.文中介绍了设计中所需考虑的各种时序约束,并以同步数字系列(SDH)传输系统中8路VC12-VC4 E1映射电路设计为例,详细说明了设计中所采用的时序约束,并通过静态时序分析(STA)方法使电路时序收敛得到了很好的验证.
在現代深亞微米專用集成電路(ASIC)設計流程中,為使電路性能達到設計者的預期目標,併滿足電路工作環境的要求,必鬚對一箇電路設計進行諸如時序、麵積、負載等多方麵的約束,併自始至終使用這些約束條件來驅動電路設計軟件的工作.文中介紹瞭設計中所需攷慮的各種時序約束,併以同步數字繫列(SDH)傳輸繫統中8路VC12-VC4 E1映射電路設計為例,詳細說明瞭設計中所採用的時序約束,併通過靜態時序分析(STA)方法使電路時序收斂得到瞭很好的驗證.
재현대심아미미전용집성전로(ASIC)설계류정중,위사전로성능체도설계자적예기목표,병만족전로공작배경적요구,필수대일개전로설계진행제여시서、면적、부재등다방면적약속,병자시지종사용저사약속조건래구동전로설계연건적공작.문중개소료설계중소수고필적각충시서약속,병이동보수자계렬(SDH)전수계통중8로VC12-VC4 E1영사전로설계위례,상세설명료설계중소채용적시서약속,병통과정태시서분석(STA)방법사전로시서수렴득도료흔호적험증.
