CAJ | 학술논문

采用等精度频率测量方法具有测量精度保持恒定,不随所测信号的变化而变化的特点。本文首先综述了EDA技术的发展概况,FPGA/CPLD开发的涵义、优缺点,VHDL语言的历史及其优点,概述了EDA软件平台QUAR TUSⅡ;然后介绍了频率测量的一般原理,利用等精度测量原理,通过FPGA运用VHDL编程,利用FPGA（现场可编程门阵列）芯片设计了一个8位数字式等精度频率计,该频率计的测量范围为0-100MHZ。利用QUAR TUSⅡ集成开发环境进行编辑、综合、波形仿真,并下载到CPLD器件中,经实际电路测试,仿真和实验结果表明,该频率计有较高的实用性和可靠性。
채용등정도빈솔측량방법구유측량정도보지항정,불수소측신호적변화이변화적특점。본문수선종술료EDA기술적발전개황,FPGA/CPLD개발적함의、우결점,VHDL어언적역사급기우점,개술료EDA연건평태QUAR TUSⅡ;연후개소료빈솔측량적일반원리,이용등정도측량원리,통과FPGA운용VHDL편정,이용FPGA（현장가편정문진렬）심편설계료일개8위수자식등정도빈솔계,해빈솔계적측량범위위0-100MHZ。이용QUAR TUSⅡ집성개발배경진행편집、종합、파형방진,병하재도CPLD기건중,경실제전로측시,방진화실험결과표명,해빈솔계유교고적실용성화가고성。