江苏科技大学学报（自然科学版）
江囌科技大學學報（自然科學版）
강소과기대학학보（자연과학판）
JOURNAL OF JIANGSU UNIVERSITY OF SCIENCE AND TECHNOLOGY(NATURAL SCIENCE EDITION)
2006年
3期
73-76
,共4页
系统芯片%IP%状态机%接口综合%Verilog
繫統芯片%IP%狀態機%接口綜閤%Verilog
계통심편%IP%상태궤%접구종합%Verilog
针对系统芯片SoC(System-on-Chip)设计中IP复用问题,提出了一种基于状态机FSM(Finite State Machine)自动生成的SoC硬件接口综合设计方法,给出了基于Verilog语言的接口程序设计,通过实例仿真验证了该方法的可行性.该方法可以自动化生成接口程序,对于缩短SoC芯片设计时间,提高IP复用程度等方面提供了一种新的方法.
針對繫統芯片SoC(System-on-Chip)設計中IP複用問題,提齣瞭一種基于狀態機FSM(Finite State Machine)自動生成的SoC硬件接口綜閤設計方法,給齣瞭基于Verilog語言的接口程序設計,通過實例倣真驗證瞭該方法的可行性.該方法可以自動化生成接口程序,對于縮短SoC芯片設計時間,提高IP複用程度等方麵提供瞭一種新的方法.
침대계통심편SoC(System-on-Chip)설계중IP복용문제,제출료일충기우상태궤FSM(Finite State Machine)자동생성적SoC경건접구종합설계방법,급출료기우Verilog어언적접구정서설계,통과실례방진험증료해방법적가행성.해방법가이자동화생성접구정서,대우축단SoC심편설계시간,제고IP복용정도등방면제공료일충신적방법.
