基于FPGA的DDR内存条的控制
기우FPGA적DDR내존조적공제
The Control of DDR Memory Bank Based on FPGA
  • 万方数据
    山西电子技术 산서전자기술
    SHANXI ELECTRONIC TECHNOLOGY
    2010年 2期 29-31 ,共3页

    李旋%刘庆华%廖丁毅

    리선%류경화%료정의

    FPGA%DDR内存条%PCB电路设计 FPGA%DDR內存條%PCB電路設計
    FPGA%DDR내존조%PCB전로설계
    随着数据存储量的日益加大以及存储速度的加快,大容量的高速存储变得越来越重要.内存条既能满足大容量的存储又能满足读写速度快的要求,这样使得对内存条控制的应用越来越广泛.首先介绍了内存条的工作原理,内存条电路设计的注意事项,以及如何使用FPGA实现对DDR内存条的控制,最后给出控制的仿真波形.
    수착수거존저량적일익가대이급존저속도적가쾌,대용량적고속존저변득월래월중요.내존조기능만족대용량적존저우능만족독사속도쾌적요구,저양사득대내존조공제적응용월래월엄범.수선개소료내존조적공작원리,내존조전로설계적주의사항,이급여하사용FPGA실현대DDR내존조적공제,최후급출공제적방진파형.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문