南宁师范高等专科学校学报
南寧師範高等專科學校學報
남저사범고등전과학교학보
JOURNAL OF NANNING JUNIOR TEACHERS COLLEGE
2006年
1期
90-93
,共4页
时钟%稳定%探讨
時鐘%穩定%探討
시종%은정%탐토
在进行PLD/FPGA设计时,通常采用时钟来控制系统中各模块的协调工作,如果时钟设计不良,在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为,并且调试困难、花销很大,本文就此对全局时钟、门控时钟、多级逻辑时钟和波动式时钟进行分析探讨,以求在设计电路中消除毛刺,提高稳定性.
在進行PLD/FPGA設計時,通常採用時鐘來控製繫統中各模塊的協調工作,如果時鐘設計不良,在極限的溫度、電壓或製造工藝的偏差情況下將導緻錯誤的行為,併且調試睏難、花銷很大,本文就此對全跼時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘進行分析探討,以求在設計電路中消除毛刺,提高穩定性.
재진행PLD/FPGA설계시,통상채용시종래공제계통중각모괴적협조공작,여과시종설계불량,재겁한적온도、전압혹제조공예적편차정황하장도치착오적행위,병차조시곤난、화소흔대,본문취차대전국시종、문공시종、다급라집시종화파동식시종진행분석탐토,이구재설계전로중소제모자,제고은정성.
