基于FPGA的Cholesky分解细粒度并行结构与实现
기우FPGA적Cholesky분해세립도병행결구여실현
Fine-Grained Parallel Architecture and Implementation for Cholesky Decomposition on FPGA
  • 万方数据
    计算机研究与发展 계산궤연구여발전
    JOURNAL OF COMPUTER RESEARCH AND DEVELOPMENT
    2011年 z1期 258-265 ,共8页

    郭磊%唐玉华%周杰%董亚卓

    곽뢰%당옥화%주걸%동아탁

    Cholesky分解%FPGA%细粒度并行%线性阵列处理器%单精浮点 Cholesky分解%FPGA%細粒度併行%線性陣列處理器%單精浮點
    Cholesky분해%FPGA%세립도병행%선성진렬처리기%단정부점
    基于FPGA平台研究大规模矩阵Cholesky分解的细粒度并行结构与实现.首先在数据依赖关系分析的基础上,提出了Cholesky分解细粒度并行算法,然后提出了可扩展的一维线性阵列结构实现该并行算法.最后在设计的开发板上实现了单精度浮点Cholesky分解阵列处理器.综合结果表明,单个Xilinx Virtex5 XC5VLX330FF1760 FPGA芯片可集成32个处理单元.与运行在2.50 GHz Pentium微处理器上的串行C代码相比,该阵列处理器取得最大104.413倍和平均78.789倍的性能加速.
    기우FPGA평태연구대규모구진Cholesky분해적세립도병행결구여실현.수선재수거의뢰관계분석적기출상,제출료Cholesky분해세립도병행산법,연후제출료가확전적일유선성진렬결구실현해병행산법.최후재설계적개발판상실현료단정도부점Cholesky분해진렬처리기.종합결과표명,단개Xilinx Virtex5 XC5VLX330FF1760 FPGA심편가집성32개처리단원.여운행재2.50 GHz Pentium미처리기상적천행C대마상비,해진렬처리기취득최대104.413배화평균78.789배적성능가속.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문