电子与封装
電子與封裝
전자여봉장
EIECTRONICS AND PACKAGING
2011年
3期
22-24
,共3页
周子昂%吴定允%徐坤%张利红
週子昂%吳定允%徐坤%張利紅
주자앙%오정윤%서곤%장리홍
CMOS工艺%电平转换芯片%版图设计
CMOS工藝%電平轉換芯片%版圖設計
CMOS공예%전평전환심편%판도설계
基于CSMC 2P2M 0.6 μm CMOS工艺设计了一种电平转换芯片.整体电路采用Hspice和CSMC 2P2M的0.6 μm CMOS工艺的工艺库(06mixddct02v24)仿真,基于CSMC 2P2M 0.6 μm CMOS 工艺完成版图设计,并在一款多功能数字芯片上使用,版图面积为1mm×1mm,并参与MPW(多项目晶圆)计划流片.流片测试结果表明,芯片满足设计目标.
基于CSMC 2P2M 0.6 μm CMOS工藝設計瞭一種電平轉換芯片.整體電路採用Hspice和CSMC 2P2M的0.6 μm CMOS工藝的工藝庫(06mixddct02v24)倣真,基于CSMC 2P2M 0.6 μm CMOS 工藝完成版圖設計,併在一款多功能數字芯片上使用,版圖麵積為1mm×1mm,併參與MPW(多項目晶圓)計劃流片.流片測試結果錶明,芯片滿足設計目標.
기우CSMC 2P2M 0.6 μm CMOS공예설계료일충전평전환심편.정체전로채용Hspice화CSMC 2P2M적0.6 μm CMOS공예적공예고(06mixddct02v24)방진,기우CSMC 2P2M 0.6 μm CMOS 공예완성판도설계,병재일관다공능수자심편상사용,판도면적위1mm×1mm,병삼여MPW(다항목정원)계화류편.류편측시결과표명,심편만족설계목표.
