有线电视技术
有線電視技術
유선전시기술
CABLE TELEVISION TECHNOLOGY
2008年
5期
33-35
,共3页
条件接收%过滤器%模块化%可重用
條件接收%過濾器%模塊化%可重用
조건접수%과려기%모괴화%가중용
本文提出了一个高度模块化、可重用的条件接收信息过滤器IP核设计.高度模块化使用户可以随意增减过滤器的个数,而可重用性使本IP核可方便地和多种总线相连.整个设计采用verilog语言,在Altera的FPGA和Artisan的0.13μm库进行了综合和验证.最终在Artisan的0.13μm库上实现最高时钟114MHz.
本文提齣瞭一箇高度模塊化、可重用的條件接收信息過濾器IP覈設計.高度模塊化使用戶可以隨意增減過濾器的箇數,而可重用性使本IP覈可方便地和多種總線相連.整箇設計採用verilog語言,在Altera的FPGA和Artisan的0.13μm庫進行瞭綜閤和驗證.最終在Artisan的0.13μm庫上實現最高時鐘114MHz.
본문제출료일개고도모괴화、가중용적조건접수신식과려기IP핵설계.고도모괴화사용호가이수의증감과려기적개수,이가중용성사본IP핵가방편지화다충총선상련.정개설계채용verilog어언,재Altera적FPGA화Artisan적0.13μm고진행료종합화험증.최종재Artisan적0.13μm고상실현최고시종114MHz.
