中南大学学报（自然科学版）
中南大學學報（自然科學版）
중남대학학보（자연과학판）
JOURNAL OF CENTRAL SOUTH UNIVERSITY
2010年
4期
1473-1477
,共5页
CMOS运放%全摆幅%仿真%电平位移技术
CMOS運放%全襬幅%倣真%電平位移技術
CMOS운방%전파폭%방진%전평위이기술
为解决阈值电压对电源电压和输入信号的受限问题,提出一种实用的电平位移电路,为运放的输入级提供良好的电平位移.采用互补金属氧化物半导体(CMOS) 0.5 μm工艺设计的低电压全摆幅CMOS 运算放大器,中间级采用适合低电压工作的低压宽摆幅共源共栅结构,输出级采用传统的Class A类得到轨至轨的输出.采用Hspice软件对所设计的电路进行仿真.研究结果表明:当电源电压降至或者小于NMOS与PMOS的阈值电压之和时,在任何共模输入电压下,该运放都能正常工作,实现输入级的全摆幅和恒跨导;在1.3 V单电源供电情形下直流开环增益达106.5 dB,单位增益带宽为 2.3 MHz,功耗178.8 μW.电路结构简单紧凑,具有实用的电平位移功能,适合于低电压应用.
為解決閾值電壓對電源電壓和輸入信號的受限問題,提齣一種實用的電平位移電路,為運放的輸入級提供良好的電平位移.採用互補金屬氧化物半導體(CMOS) 0.5 μm工藝設計的低電壓全襬幅CMOS 運算放大器,中間級採用適閤低電壓工作的低壓寬襬幅共源共柵結構,輸齣級採用傳統的Class A類得到軌至軌的輸齣.採用Hspice軟件對所設計的電路進行倣真.研究結果錶明:噹電源電壓降至或者小于NMOS與PMOS的閾值電壓之和時,在任何共模輸入電壓下,該運放都能正常工作,實現輸入級的全襬幅和恆跨導;在1.3 V單電源供電情形下直流開環增益達106.5 dB,單位增益帶寬為 2.3 MHz,功耗178.8 μW.電路結構簡單緊湊,具有實用的電平位移功能,適閤于低電壓應用.
위해결역치전압대전원전압화수입신호적수한문제,제출일충실용적전평위이전로,위운방적수입급제공량호적전평위이.채용호보금속양화물반도체(CMOS) 0.5 μm공예설계적저전압전파폭CMOS 운산방대기,중간급채용괄합저전압공작적저압관파폭공원공책결구,수출급채용전통적Class A류득도궤지궤적수출.채용Hspice연건대소설계적전로진행방진.연구결과표명:당전원전압강지혹자소우NMOS여PMOS적역치전압지화시,재임하공모수입전압하,해운방도능정상공작,실현수입급적전파폭화항과도;재1.3 V단전원공전정형하직류개배증익체106.5 dB,단위증익대관위 2.3 MHz,공모178.8 μW.전로결구간단긴주,구유실용적전평위이공능,괄합우저전압응용.
