基于FPGA的AVS环路滤波器设计与实现
기우FPGA적AVS배로려파기설계여실현
Design and Implementation of AVS Loop Filter Based on FPGA
  • 万方数据
    计算机工程 계산궤공정
    COMPUTER ENGINEERING
    2007年 6期 222-224 ,共3页

    黄中华%支(王争)

    황중화%지(왕쟁)

    AVS%环路滤波%去块效应 AVS%環路濾波%去塊效應
    AVS%배로려파%거괴효응
    根据AVS音视频编码标准中提出的环路滤波算法设计了一个高效的环路滤波器.通过适当地增加片上数据存储空间,使得整个环路滤波的过程占用的带宽资源最小.该滤波器经过仿真验证,对一个完整的4:2:0格式的宏块数据进行环路滤波仅需293个时钟周期.可以被用于1 920×1 080高清图像的AVS解码芯片中.
    근거AVS음시빈편마표준중제출적배로려파산법설계료일개고효적배로려파기.통과괄당지증가편상수거존저공간,사득정개배로려파적과정점용적대관자원최소.해려파기경과방진험증,대일개완정적4:2:0격식적굉괴수거진행배로려파부수293개시종주기.가이피용우1 920×1 080고청도상적AVS해마심편중.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문