河南科技大学学报(自然科学版)
河南科技大學學報(自然科學版)
하남과기대학학보(자연과학판)
JOURNAL OF HENAN UNIVERSITY OF SCIENCE AND TECHNOLOGY(NATURAL SCIENCE)
2009年
1期
37-40
,共4页
神经网络%FPGA%可重构%VerilogHDL
神經網絡%FPGA%可重構%VerilogHDL
신경망락%FPGA%가중구%VerilogHDL
针对软件实现神经网络速度慢的缺点,介绍了一种神经网络在FPGA上可重构实现的设计方法.设计中依据成熟的BP算法公式,以一个三层的BP网络为例,利用Verilog HDL硬件语言自顶向下设计各个模块,使网络训练时将前向模块、误差反传模块和相应的控制模块同时配置到FPGA中进行网络训练;而当训练好的网络正常工作时,只在FPGA中配置前向模块和相应的控制模块就可以高速运行该神经网络.实验结果表明,该系统结构能极大地提高BP网络的学习速度.
針對軟件實現神經網絡速度慢的缺點,介紹瞭一種神經網絡在FPGA上可重構實現的設計方法.設計中依據成熟的BP算法公式,以一箇三層的BP網絡為例,利用Verilog HDL硬件語言自頂嚮下設計各箇模塊,使網絡訓練時將前嚮模塊、誤差反傳模塊和相應的控製模塊同時配置到FPGA中進行網絡訓練;而噹訓練好的網絡正常工作時,隻在FPGA中配置前嚮模塊和相應的控製模塊就可以高速運行該神經網絡.實驗結果錶明,該繫統結構能極大地提高BP網絡的學習速度.
침대연건실현신경망락속도만적결점,개소료일충신경망락재FPGA상가중구실현적설계방법.설계중의거성숙적BP산법공식,이일개삼층적BP망락위례,이용Verilog HDL경건어언자정향하설계각개모괴,사망락훈련시장전향모괴、오차반전모괴화상응적공제모괴동시배치도FPGA중진행망락훈련;이당훈련호적망락정상공작시,지재FPGA중배치전향모괴화상응적공제모괴취가이고속운행해신경망락.실험결과표명,해계통결구능겁대지제고BP망락적학습속도.
