电路与系统学报
電路與繫統學報
전로여계통학보
JOURNAL OF CIRCUITS AND SYSTEMS
2004年
1期
111-114
,共4页
开关电流%Σ-Δ调制器
開關電流%Σ-Δ調製器
개관전류%Σ-Δ조제기
基于作者先前提出的时钟馈通补偿方式的开关电流存储单元及全差分总体结构,本文设计了一种二阶开关电流Σ-Δ调制器.工作中采用TSMC 0.35μm CMOS数字电路工艺平台,在低电压工作下进行电路参数优化.实验表明,调制器在3.3V工作电压、10MHz采样频率、64倍过采样率下实现10-bit精度.与已有类似研究相比,本工作在相当的精度条件下,实现了低电压、视频速率的工作.
基于作者先前提齣的時鐘饋通補償方式的開關電流存儲單元及全差分總體結構,本文設計瞭一種二階開關電流Σ-Δ調製器.工作中採用TSMC 0.35μm CMOS數字電路工藝平檯,在低電壓工作下進行電路參數優化.實驗錶明,調製器在3.3V工作電壓、10MHz採樣頻率、64倍過採樣率下實現10-bit精度.與已有類似研究相比,本工作在相噹的精度條件下,實現瞭低電壓、視頻速率的工作.
기우작자선전제출적시종궤통보상방식적개관전류존저단원급전차분총체결구,본문설계료일충이계개관전류Σ-Δ조제기.공작중채용TSMC 0.35μm CMOS수자전로공예평태,재저전압공작하진행전로삼수우화.실험표명,조제기재3.3V공작전압、10MHz채양빈솔、64배과채양솔하실현10-bit정도.여이유유사연구상비,본공작재상당적정도조건하,실현료저전압、시빈속솔적공작.
