中国集成电路
中國集成電路
중국집성전로
CHINA INTEGRATED CIRCUIT
2007年
10期
37-41
,共5页
杨鑫%徐伟俊%陈先勇%夏宇闻
楊鑫%徐偉俊%陳先勇%夏宇聞
양흠%서위준%진선용%하우문
VMM%SystemVerilog%激励%随机化
VMM%SystemVerilog%激勵%隨機化
VMM%SystemVerilog%격려%수궤화
随着集成电路的验证工作日渐复杂,对验证的可靠性提出了越来越高的要求.传统的验证工作中也使用随机化激励以便减轻测试代码编写的工作量,以提升验证的可靠性.在SystemVerilog更强调了利用随机化激励函数以提高验证代码的效率和验证可靠性的重要性.本文以VMM库为例,阐述了如何在SystemVerilog中使用随机化函数来编写高效率的测试代码,重点介绍了可重用验证函数库的使用方法,以帮助读者理解如何使用SystemVerilog高效率地完成复杂的设计验证.
隨著集成電路的驗證工作日漸複雜,對驗證的可靠性提齣瞭越來越高的要求.傳統的驗證工作中也使用隨機化激勵以便減輕測試代碼編寫的工作量,以提升驗證的可靠性.在SystemVerilog更彊調瞭利用隨機化激勵函數以提高驗證代碼的效率和驗證可靠性的重要性.本文以VMM庫為例,闡述瞭如何在SystemVerilog中使用隨機化函數來編寫高效率的測試代碼,重點介紹瞭可重用驗證函數庫的使用方法,以幫助讀者理解如何使用SystemVerilog高效率地完成複雜的設計驗證.
수착집성전로적험증공작일점복잡,대험증적가고성제출료월래월고적요구.전통적험증공작중야사용수궤화격려이편감경측시대마편사적공작량,이제승험증적가고성.재SystemVerilog경강조료이용수궤화격려함수이제고험증대마적효솔화험증가고성적중요성.본문이VMM고위례,천술료여하재SystemVerilog중사용수궤화함수래편사고효솔적측시대마,중점개소료가중용험증함수고적사용방법,이방조독자리해여하사용SystemVerilog고효솔지완성복잡적설계험증.
