电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2010年
3期
90-93
,共4页
韩高飞%杜慧敏%蒋林%韩俊刚
韓高飛%杜慧敏%蔣林%韓俊剛
한고비%두혜민%장림%한준강
片上网络(NoC)%可重用%FPGA%验证平台
片上網絡(NoC)%可重用%FPGA%驗證平檯
편상망락(NoC)%가중용%FPGA%험증평태
针对基于软件仿真片上网络NoC(Network on Chip)效率低的问题,提出基于FPGA的NoC验证平台构建方案.该平台集成可重用的流量产生器TG(Traffic Generation),流量接收器TR(Traffic Receiver)以及NoC软件,用于对NoC原型系统进行功能验证和性能评估.实际设计一个多核NoC,并用该平台对其进行FPGA验证,结果表明该平台的验证速度比软件仿真提高16 000倍以上,并能对多种不同结构、路由算法、流控策略的NoC进行功能验证和性能评估.
針對基于軟件倣真片上網絡NoC(Network on Chip)效率低的問題,提齣基于FPGA的NoC驗證平檯構建方案.該平檯集成可重用的流量產生器TG(Traffic Generation),流量接收器TR(Traffic Receiver)以及NoC軟件,用于對NoC原型繫統進行功能驗證和性能評估.實際設計一箇多覈NoC,併用該平檯對其進行FPGA驗證,結果錶明該平檯的驗證速度比軟件倣真提高16 000倍以上,併能對多種不同結構、路由算法、流控策略的NoC進行功能驗證和性能評估.
침대기우연건방진편상망락NoC(Network on Chip)효솔저적문제,제출기우FPGA적NoC험증평태구건방안.해평태집성가중용적류양산생기TG(Traffic Generation),류량접수기TR(Traffic Receiver)이급NoC연건,용우대NoC원형계통진행공능험증화성능평고.실제설계일개다핵NoC,병용해평태대기진행FPGA험증,결과표명해평태적험증속도비연건방진제고16 000배이상,병능대다충불동결구、로유산법、류공책략적NoC진행공능험증화성능평고.
