CAJ | 학술논문

为了及时振打清灰且减少二次扬尘，文章利用EDA技术，采用VHDL语言编程，设计了一种新型高压静电除尘振打控制电路。电源接通后，先进行一次20s的振打，然后在一定经过周期40min后再进行20s的延时振打，周而复始。其中40min的等待电路通过由7个连续的D触发器所构成的二分频电路来实现；20s的延时振打电路通过由555单稳态触发器所形成的延时电路来实现。文章通过了QuatusII软件的编译、仿真，所示各项指标均符合设计要求，可在一定程度上提高电除尘器的传输速率。
위료급시진타청회차감소이차양진，문장이용EDA기술，채용VHDL어언편정，설계료일충신형고압정전제진진타공제전로。전원접통후，선진행일차20s적진타，연후재일정경과주기40min후재진행20s적연시진타，주이복시。기중40min적등대전로통과유7개련속적D촉발기소구성적이분빈전로래실현；20s적연시진타전로통과유555단은태촉발기소형성적연시전로래실현。문장통과료QuatusII연건적편역、방진，소시각항지표균부합설계요구，가재일정정도상제고전제진기적전수속솔。