电子与封装
電子與封裝
전자여봉장
EIECTRONICS AND PACKAGING
2013年
4期
31-35,40
,共6页
指令集模拟器%优化技术%虚拟页表%预执行缓存
指令集模擬器%優化技術%虛擬頁錶%預執行緩存
지령집모의기%우화기술%허의혈표%예집행완존
instruction set simulator%optimization strategy%virtual page%pre-execute cache
文中研究和设计的指令集模拟器(Instruction Set Simulator,ISS)仿真了“中微一号”(ZW100)DSP指令系统和存储器系统行为。在现代嵌入式系统设计过程中,ISS能够在硬件原型构造出来之前,完成对处理器设计的正确性验证和性能分析工作;同时,其还可用于验证操作系统、编译器、汇编器、连接器等系统软件的正确性和各项性能指标。目前,国内外对ISS的研究主要集中在保证ISS灵活性的前提下,应用各种优化技术,提升它的指令仿真执行速度。文章在吸收借鉴目前国际上关于ISS性能优化技术的基础上,通过对仿真策略、仿真内存管理、二进制指令译码算法进一步优化,提高了ISS的整体性能。实验证明,文中提出的优化技术能够有效提升ISS的性能。
文中研究和設計的指令集模擬器(Instruction Set Simulator,ISS)倣真瞭“中微一號”(ZW100)DSP指令繫統和存儲器繫統行為。在現代嵌入式繫統設計過程中,ISS能夠在硬件原型構造齣來之前,完成對處理器設計的正確性驗證和性能分析工作;同時,其還可用于驗證操作繫統、編譯器、彙編器、連接器等繫統軟件的正確性和各項性能指標。目前,國內外對ISS的研究主要集中在保證ISS靈活性的前提下,應用各種優化技術,提升它的指令倣真執行速度。文章在吸收藉鑒目前國際上關于ISS性能優化技術的基礎上,通過對倣真策略、倣真內存管理、二進製指令譯碼算法進一步優化,提高瞭ISS的整體性能。實驗證明,文中提齣的優化技術能夠有效提升ISS的性能。
문중연구화설계적지령집모의기(Instruction Set Simulator,ISS)방진료“중미일호”(ZW100)DSP지령계통화존저기계통행위。재현대감입식계통설계과정중,ISS능구재경건원형구조출래지전,완성대처리기설계적정학성험증화성능분석공작;동시,기환가용우험증조작계통、편역기、회편기、련접기등계통연건적정학성화각항성능지표。목전,국내외대ISS적연구주요집중재보증ISS령활성적전제하,응용각충우화기술,제승타적지령방진집행속도。문장재흡수차감목전국제상관우ISS성능우화기술적기출상,통과대방진책략、방진내존관리、이진제지령역마산법진일보우화,제고료ISS적정체성능。실험증명,문중제출적우화기술능구유효제승ISS적성능。
This paper concentrates on the instruction-accurate Instruction Set Simulator (ISS) which simulates the CPU and main memory of the ZW100 DSP chip. In the modern embedded system design process, ISS can help to validate the processor which does not yet exist, as well as the compiler design, the operating system design, the performance test etc. At present, the research of the ISS is concentrated on improving the simulator speed on the condition of its flexibility. This paper aims to optimize the simulate speed. Based on the general optimization techniques, improves the performance of ISS by the optimization of simulate strategy, memory management and decode algorithm. It has been tested that the optimization strategies of this paper can improve the performance of ISS.