上海大学学报(自然科学版)
上海大學學報(自然科學版)
상해대학학보(자연과학판)
JOURNAL OF SHANGHAI UNIVERSITY
2004年
2期
115-118
,共4页
史宜文%莫玉龙%张金艺%王兆禹
史宜文%莫玉龍%張金藝%王兆禹
사의문%막옥룡%장금예%왕조우
实数小波变换%卷积算法%FPGA%IP核
實數小波變換%捲積算法%FPGA%IP覈
실수소파변환%권적산법%FPGA%IP핵
该文设计了一种实现多级二维实数小波变换的集成电路IP核,可用于JPEG2000编码器中.采取易于硬件实现的卷积算法,详细分析了该IP 核的各个模块和时序,经过EDA软件仿真和综合,并在自行设计的一块FPGA的PCI开发板上进行了验证和性能分析.
該文設計瞭一種實現多級二維實數小波變換的集成電路IP覈,可用于JPEG2000編碼器中.採取易于硬件實現的捲積算法,詳細分析瞭該IP 覈的各箇模塊和時序,經過EDA軟件倣真和綜閤,併在自行設計的一塊FPGA的PCI開髮闆上進行瞭驗證和性能分析.
해문설계료일충실현다급이유실수소파변환적집성전로IP핵,가용우JPEG2000편마기중.채취역우경건실현적권적산법,상세분석료해IP 핵적각개모괴화시서,경과EDA연건방진화종합,병재자행설계적일괴FPGA적PCI개발판상진행료험증화성능분석.
