价值工程
價值工程
개치공정
VALUE ENGINEERING
2010年
19期
148-149
,共2页
UART%FPGA%verilogHDL%有限状态机
UART%FPGA%verilogHDL%有限狀態機
UART%FPGA%verilogHDL%유한상태궤
UART 因其可靠性高,传输距离远,线路简单而成为比较广泛的串行数据通信电路,而现在大部分集成电路通信用的UART芯片,存在成本高,电路复杂,移植性较差等缺点,本文提出了一种基于FPGA的嵌入式 UART模块化设计方法,将UART模块集成到FPGA上,而这些模块功能全部基于verilogHDL硬件描述语言,并通过有限状态机来实现,增强了设计的灵活性,降低了成本,并可以作为一个IP核,移植到其它FPGA嵌入式系统中,可移植性增强.
UART 因其可靠性高,傳輸距離遠,線路簡單而成為比較廣汎的串行數據通信電路,而現在大部分集成電路通信用的UART芯片,存在成本高,電路複雜,移植性較差等缺點,本文提齣瞭一種基于FPGA的嵌入式 UART模塊化設計方法,將UART模塊集成到FPGA上,而這些模塊功能全部基于verilogHDL硬件描述語言,併通過有限狀態機來實現,增彊瞭設計的靈活性,降低瞭成本,併可以作為一箇IP覈,移植到其它FPGA嵌入式繫統中,可移植性增彊.
UART 인기가고성고,전수거리원,선로간단이성위비교엄범적천행수거통신전로,이현재대부분집성전로통신용적UART심편,존재성본고,전로복잡,이식성교차등결점,본문제출료일충기우FPGA적감입식 UART모괴화설계방법,장UART모괴집성도FPGA상,이저사모괴공능전부기우verilogHDL경건묘술어언,병통과유한상태궤래실현,증강료설계적령활성,강저료성본,병가이작위일개IP핵,이식도기타FPGA감입식계통중,가이식성증강.
