实验科学与技术
實驗科學與技術
실험과학여기술
EXPERIMENT SCIENCE AND TECHNOLOGY
2010年
1期
12-14,25
,共4页
脉冲发生器%FPGA器件%MAX+plusII软件%模块
脈遲髮生器%FPGA器件%MAX+plusII軟件%模塊
맥충발생기%FPGA기건%MAX+plusII연건%모괴
介绍了一个数字系统综合设计实验:可编程单次脉冲发生器的设计与实现.该脉冲发生器可在输入按键的控制下,产生单次的脉冲,脉冲的宽度可由8位的输入数据控制.实验以FPGA为硬件基础,以MAX+plusII为软件工具开发完成.实验不仅体现了数字系统设计实验课程的综合训练目标,要求学生能综合、灵活应用Verilog HDL语言,掌握多层次结构系统设计方法、Top_down设计思想和FPGA开发方法等理论知识,并且与工程实际结合紧密.所开发的系统具有很大的实用价值,是一个值得推广的典型教学实验.
介紹瞭一箇數字繫統綜閤設計實驗:可編程單次脈遲髮生器的設計與實現.該脈遲髮生器可在輸入按鍵的控製下,產生單次的脈遲,脈遲的寬度可由8位的輸入數據控製.實驗以FPGA為硬件基礎,以MAX+plusII為軟件工具開髮完成.實驗不僅體現瞭數字繫統設計實驗課程的綜閤訓練目標,要求學生能綜閤、靈活應用Verilog HDL語言,掌握多層次結構繫統設計方法、Top_down設計思想和FPGA開髮方法等理論知識,併且與工程實際結閤緊密.所開髮的繫統具有很大的實用價值,是一箇值得推廣的典型教學實驗.
개소료일개수자계통종합설계실험:가편정단차맥충발생기적설계여실현.해맥충발생기가재수입안건적공제하,산생단차적맥충,맥충적관도가유8위적수입수거공제.실험이FPGA위경건기출,이MAX+plusII위연건공구개발완성.실험불부체현료수자계통설계실험과정적종합훈련목표,요구학생능종합、령활응용Verilog HDL어언,장악다층차결구계통설계방법、Top_down설계사상화FPGA개발방법등이론지식,병차여공정실제결합긴밀.소개발적계통구유흔대적실용개치,시일개치득추엄적전형교학실험.
