电子与信息学报
電子與信息學報
전자여신식학보
JOURNAL OF ELECTRONICS & INFORMATION TECHNOLOGY
2012年
2期
487-492
,共6页
谭宜涛%杨海钢%黄娟%郝亚男%崔秀海
譚宜濤%楊海鋼%黃娟%郝亞男%崔秀海
담의도%양해강%황연%학아남%최수해
FPGA%三模冗余%表决器插入%映射后网表%关键路径
FPGA%三模冗餘%錶決器插入%映射後網錶%關鍵路徑
FPGA%삼모용여%표결기삽입%영사후망표%관건로경
在FPGA的三模冗余设计中,寄存器的反馈环路会导致错误持续出现,严重影响三模冗余的容错性能,因此需要在寄存器的反馈环路上插入表决器.该文首次提出了一种针对映射后网表进行三模冗余设计的方法,同时提出了基于关键路径的表决器插入算法,该算法在表决器的插入时避开关键路径,缓解了三模冗余设计中插入表决器时增加延时的影响.与国外同类算法相比,该文算法在不降低电路可靠性的前提下,以不到1％的面积开销,使得关键路径延时减少3％～ 10％,同时算法运算速度平均提高35.4％.
在FPGA的三模冗餘設計中,寄存器的反饋環路會導緻錯誤持續齣現,嚴重影響三模冗餘的容錯性能,因此需要在寄存器的反饋環路上插入錶決器.該文首次提齣瞭一種針對映射後網錶進行三模冗餘設計的方法,同時提齣瞭基于關鍵路徑的錶決器插入算法,該算法在錶決器的插入時避開關鍵路徑,緩解瞭三模冗餘設計中插入錶決器時增加延時的影響.與國外同類算法相比,該文算法在不降低電路可靠性的前提下,以不到1％的麵積開銷,使得關鍵路徑延時減少3％～ 10％,同時算法運算速度平均提高35.4％.
재FPGA적삼모용여설계중,기존기적반궤배로회도치착오지속출현,엄중영향삼모용여적용착성능,인차수요재기존기적반궤배로상삽입표결기.해문수차제출료일충침대영사후망표진행삼모용여설계적방법,동시제출료기우관건로경적표결기삽입산법,해산법재표결기적삽입시피개관건로경,완해료삼모용여설계중삽입표결기시증가연시적영향.여국외동류산법상비,해문산법재불강저전로가고성적전제하,이불도1％적면적개소,사득관건로경연시감소3％～ 10％,동시산법운산속도평균제고35.4％.
