电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2010年
1期
66-67,70
,共3页
现场可编程门阵列%直接数字频率合成器%Nios%VHDL
現場可編程門陣列%直接數字頻率閤成器%Nios%VHDL
현장가편정문진렬%직접수자빈솔합성기%Nios%VHDL
利用现场可编程门阵列(FPGA)设计并实现直接数字频率合成器(DDS).结合DDS的结构和原理,给出系统设计方法,并推导得到参考频率与输出频率闻的关系.DDS具有高稳定度,高分辨率和高转换速度,同时利用Altera公司FPGA内的Nios软核设置和显示输出频率,方便且集成度高.
利用現場可編程門陣列(FPGA)設計併實現直接數字頻率閤成器(DDS).結閤DDS的結構和原理,給齣繫統設計方法,併推導得到參攷頻率與輸齣頻率聞的關繫.DDS具有高穩定度,高分辨率和高轉換速度,同時利用Altera公司FPGA內的Nios軟覈設置和顯示輸齣頻率,方便且集成度高.
이용현장가편정문진렬(FPGA)설계병실현직접수자빈솔합성기(DDS).결합DDS적결구화원리,급출계통설계방법,병추도득도삼고빈솔여수출빈솔문적관계.DDS구유고은정도,고분변솔화고전환속도,동시이용Altera공사FPGA내적Nios연핵설치화현시수출빈솔,방편차집성도고.
