湖北大学学报（自然科学版）
湖北大學學報（自然科學版）
호북대학학보（자연과학판）
2012年
3期
360-364,372
,共6页
邹静%杨维明%蒋师%刘雪
鄒靜%楊維明%蔣師%劉雪
추정%양유명%장사%류설
线性稳压器%低噪声%电源电压抑制比
線性穩壓器%低譟聲%電源電壓抑製比
선성은압기%저조성%전원전압억제비
介绍了 LDO线性稳压器的系统组成原理,分析了系统的电源电压抑制比(PSRR)以及噪声与电路结构的关系,在此基础上,对LDO的核心电路模块进行了设计,并基于0.5μm标准CMOS工艺,运用Cadence平台进行了模拟仿真和验证.测试结果表明:该LDO的PSRR最低约为-45 dB@1 MHz,最高约为-75 dB@217 Hz;输出电压噪声在10 Hz频率以下约为0.78 μV(P-P),在10 Hz至l00 kHz频率范围内约为0.1 μV(RMS),能满足低噪声和高PSRR应用的要求.
介紹瞭 LDO線性穩壓器的繫統組成原理,分析瞭繫統的電源電壓抑製比(PSRR)以及譟聲與電路結構的關繫,在此基礎上,對LDO的覈心電路模塊進行瞭設計,併基于0.5μm標準CMOS工藝,運用Cadence平檯進行瞭模擬倣真和驗證.測試結果錶明:該LDO的PSRR最低約為-45 dB@1 MHz,最高約為-75 dB@217 Hz;輸齣電壓譟聲在10 Hz頻率以下約為0.78 μV(P-P),在10 Hz至l00 kHz頻率範圍內約為0.1 μV(RMS),能滿足低譟聲和高PSRR應用的要求.
개소료 LDO선성은압기적계통조성원리,분석료계통적전원전압억제비(PSRR)이급조성여전로결구적관계,재차기출상,대LDO적핵심전로모괴진행료설계,병기우0.5μm표준CMOS공예,운용Cadence평태진행료모의방진화험증.측시결과표명:해LDO적PSRR최저약위-45 dB@1 MHz,최고약위-75 dB@217 Hz;수출전압조성재10 Hz빈솔이하약위0.78 μV(P-P),재10 Hz지l00 kHz빈솔범위내약위0.1 μV(RMS),능만족저조성화고PSRR응용적요구.
