核电子学与探测技术
覈電子學與探測技術
핵전자학여탐측기술
NUCLEAR ELECTRONICS & DETECTION TECHNOLOGY
2008年
6期
1219-1222
,共4页
王东%张凡%黄光明%周代翠
王東%張凡%黃光明%週代翠
왕동%장범%황광명%주대취
PHOS%APD%偏压控制%反馈校验%FPGA
PHOS%APD%偏壓控製%反饋校驗%FPGA
PHOS%APD%편압공제%반궤교험%FPGA
为了减小光子谱仪PHOS中信号通道增益的离散性,需要调整光电倍增管APD的偏压来补偿系统中的以下几个方面:APD增益的宽离散性、前置放大器增益的离散性和钨酸铅晶体光产额的离散性等.因此,设计了基于FPGA的APD偏压控制电路.该控制电路通过FPGA对10-bit DAC进行控制,使输出高压的调节范围达到210V～400V,调节精度达到0.2V/bit.文中具体介绍了APD偏压控制电路的设计思路,给出了测试结果,并对测试结果进行了深入的分析.
為瞭減小光子譜儀PHOS中信號通道增益的離散性,需要調整光電倍增管APD的偏壓來補償繫統中的以下幾箇方麵:APD增益的寬離散性、前置放大器增益的離散性和鎢痠鉛晶體光產額的離散性等.因此,設計瞭基于FPGA的APD偏壓控製電路.該控製電路通過FPGA對10-bit DAC進行控製,使輸齣高壓的調節範圍達到210V～400V,調節精度達到0.2V/bit.文中具體介紹瞭APD偏壓控製電路的設計思路,給齣瞭測試結果,併對測試結果進行瞭深入的分析.
위료감소광자보의PHOS중신호통도증익적리산성,수요조정광전배증관APD적편압래보상계통중적이하궤개방면:APD증익적관리산성、전치방대기증익적리산성화오산연정체광산액적리산성등.인차,설계료기우FPGA적APD편압공제전로.해공제전로통과FPGA대10-bit DAC진행공제,사수출고압적조절범위체도210V～400V,조절정도체도0.2V/bit.문중구체개소료APD편압공제전로적설계사로,급출료측시결과,병대측시결과진행료심입적분석.
