北京理工大学学报
北京理工大學學報
북경리공대학학보
JOURNAL OF BEIJING INSTITUTE OF TECHNOLOGY
2004年
2期
125-128,149
,共5页
高级综合%VHDL%循环语句
高級綜閤%VHDL%循環語句
고급종합%VHDL%순배어구
研究VHDL中表示时序和约束的方法和综合前后模拟一致性在不同设计中的含义.根据这一含义,说明并实现了VHDL中循环语句的综合方法、条件语句和分支语句的综合方法,并实现了与循环有关的其它语句的综合.通过典型的例子给出程序的运行结果,说明实现的方法具有正确性和实用性.
研究VHDL中錶示時序和約束的方法和綜閤前後模擬一緻性在不同設計中的含義.根據這一含義,說明併實現瞭VHDL中循環語句的綜閤方法、條件語句和分支語句的綜閤方法,併實現瞭與循環有關的其它語句的綜閤.通過典型的例子給齣程序的運行結果,說明實現的方法具有正確性和實用性.
연구VHDL중표시시서화약속적방법화종합전후모의일치성재불동설계중적함의.근거저일함의,설명병실현료VHDL중순배어구적종합방법、조건어구화분지어구적종합방법,병실현료여순배유관적기타어구적종합.통과전형적례자급출정서적운행결과,설명실현적방법구유정학성화실용성.