微计算机信息
微計算機信息
미계산궤신식
CONTROL & AUTOMATION
2010年
23期
151-152,208
,共3页
0.13um%半导体%自对准金属硅化物%金属钴硅化物%选择性二氧化硅%整合
0.13um%半導體%自對準金屬硅化物%金屬鈷硅化物%選擇性二氧化硅%整閤
0.13um%반도체%자대준금속규화물%금속고규화물%선택성이양화규%정합
在半导体器件的制造过程中,尤其是在0.18um及其以下的制造工艺中,自对准金属硅化物(Salicid,Self-Aligned Silicide)工艺是一项极其关键,同时也涉及到复杂工艺整舍的工艺技术.它直接决定了所制造的半导体器件能否达到EDR(Electrical Design Rule)所规定的电学性能,同时还决定了半导体产品中几千万个器件的均一性和可靠性.本文主要通过分析半导体WAT(Wafer Acceptance Test)测试中P型器件饱和电流Idsat不稳定的现象,借助FA(Failure Analysis)手段,提出了造成这一现象的失效模型,最后通过合理的实验设计和分析,从工艺整合的角度,提出了在0.13um逻辑产品制造工艺中,形成均一稳定的低电阻金属钴硅化物(Co-Salicide)的具体解决方法.
在半導體器件的製造過程中,尤其是在0.18um及其以下的製造工藝中,自對準金屬硅化物(Salicid,Self-Aligned Silicide)工藝是一項極其關鍵,同時也涉及到複雜工藝整捨的工藝技術.它直接決定瞭所製造的半導體器件能否達到EDR(Electrical Design Rule)所規定的電學性能,同時還決定瞭半導體產品中幾韆萬箇器件的均一性和可靠性.本文主要通過分析半導體WAT(Wafer Acceptance Test)測試中P型器件飽和電流Idsat不穩定的現象,藉助FA(Failure Analysis)手段,提齣瞭造成這一現象的失效模型,最後通過閤理的實驗設計和分析,從工藝整閤的角度,提齣瞭在0.13um邏輯產品製造工藝中,形成均一穩定的低電阻金屬鈷硅化物(Co-Salicide)的具體解決方法.
재반도체기건적제조과정중,우기시재0.18um급기이하적제조공예중,자대준금속규화물(Salicid,Self-Aligned Silicide)공예시일항겁기관건,동시야섭급도복잡공예정사적공예기술.타직접결정료소제조적반도체기건능부체도EDR(Electrical Design Rule)소규정적전학성능,동시환결정료반도체산품중궤천만개기건적균일성화가고성.본문주요통과분석반도체WAT(Wafer Acceptance Test)측시중P형기건포화전류Idsat불은정적현상,차조FA(Failure Analysis)수단,제출료조성저일현상적실효모형,최후통과합리적실험설계화분석,종공예정합적각도,제출료재0.13um라집산품제조공예중,형성균일은정적저전조금속고규화물(Co-Salicide)적구체해결방법.
