电子技术
電子技術
전자기술
ELECTRONIC TECHNOLOGY
2012年
1期
47-48
,共2页
串扰%物理设计%数字集成电路
串擾%物理設計%數字集成電路
천우%물리설계%수자집성전로
数字集成电路的不断发展和制造工艺的不断进步,使得物理设计面临着越来越多的挑战.特征尺寸的减小,使得后端设计过程中解决信号完整性问题是越来越重要.互连线间的串扰就是其中的一个,所以在后端设计的流程中,对串扰的预防作用也显得尤为重要.本文就TSMC 65nm工艺下,根据具体的设计模块,探索物理设计流程中如何才能更好的预防串扰对芯片时序的影响.
數字集成電路的不斷髮展和製造工藝的不斷進步,使得物理設計麵臨著越來越多的挑戰.特徵呎吋的減小,使得後耑設計過程中解決信號完整性問題是越來越重要.互連線間的串擾就是其中的一箇,所以在後耑設計的流程中,對串擾的預防作用也顯得尤為重要.本文就TSMC 65nm工藝下,根據具體的設計模塊,探索物理設計流程中如何纔能更好的預防串擾對芯片時序的影響.
수자집성전로적불단발전화제조공예적불단진보,사득물리설계면림착월래월다적도전.특정척촌적감소,사득후단설계과정중해결신호완정성문제시월래월중요.호련선간적천우취시기중적일개,소이재후단설계적류정중,대천우적예방작용야현득우위중요.본문취TSMC 65nm공예하,근거구체적설계모괴,탐색물리설계류정중여하재능경호적예방천우대심편시서적영향.
