CAJ | 학술논문

针对低密度奇偶校验(LDPC)码较大的译码复杂度和RAM占用,该文提出了一种低译码复杂度的Turbo架构LDPC码-并行交织级联Gallager码(Parallel Interleaved Concatenated Gallager Code,PICGC).该文给出了PICGC的设计方法和编译码算法,并分析比较了PICGC译码器与LDPC译码器所需的RAM存储量,推导出RAM节省比的上界.理论分析和仿真结果表明,PICGC以纠错性能略微降低为代价,有效地降低译码复杂度和RAM存储量,且译码时延并未增加,是一种有效且易于实现的信道编码方案.
침대저밀도기우교험(LDPC)마교대적역마복잡도화RAM점용,해문제출료일충저역마복잡도적Turbo가구LDPC마-병행교직급련Gallager마(Parallel Interleaved Concatenated Gallager Code,PICGC).해문급출료PICGC적설계방법화편역마산법,병분석비교료PICGC역마기여LDPC역마기소수적RAM존저량,추도출RAM절성비적상계.이론분석화방진결과표명,PICGC이규착성능략미강저위대개,유효지강저역마복잡도화RAM존저량,차역마시연병미증가,시일충유효차역우실현적신도편마방안.