半导体技术
半導體技術
반도체기술
SEMICONDUCTOR TECHNOLOGY
2007年
12期
1082-1085
,共4页
带隙基准源%曲率补偿%PTAT%自偏%PSRR%温度系数
帶隙基準源%麯率補償%PTAT%自偏%PSRR%溫度繫數
대극기준원%곡솔보상%PTAT%자편%PSRR%온도계수
分析了传统CMOS带隙基准源电路中三极管VBE电流随温度变化的二阶非线性效应,提出了一种对PTAT二阶温度进行补偿的方法,并在此基础上设计了一个高精度的带隙基准源电路.该电路采用SMIC 0.18 μm CMOS工艺实现,具有良好的温度系数和电源抑制比.Cadence Spectre仿真结果表明,该电路在-40～140 ℃的温度系数为7.7×10-6/℃,低频时的电源抑制比可达-76 dB,基准源电路的供电电压范围为2～4.5 V.
分析瞭傳統CMOS帶隙基準源電路中三極管VBE電流隨溫度變化的二階非線性效應,提齣瞭一種對PTAT二階溫度進行補償的方法,併在此基礎上設計瞭一箇高精度的帶隙基準源電路.該電路採用SMIC 0.18 μm CMOS工藝實現,具有良好的溫度繫數和電源抑製比.Cadence Spectre倣真結果錶明,該電路在-40～140 ℃的溫度繫數為7.7×10-6/℃,低頻時的電源抑製比可達-76 dB,基準源電路的供電電壓範圍為2～4.5 V.
분석료전통CMOS대극기준원전로중삼겁관VBE전류수온도변화적이계비선성효응,제출료일충대PTAT이계온도진행보상적방법,병재차기출상설계료일개고정도적대극기준원전로.해전로채용SMIC 0.18 μm CMOS공예실현,구유량호적온도계수화전원억제비.Cadence Spectre방진결과표명,해전로재-40～140 ℃적온도계수위7.7×10-6/℃,저빈시적전원억제비가체-76 dB,기준원전로적공전전압범위위2～4.5 V.
