电子器件
電子器件
전자기건
JOURNAL OF ELECTRON DEVICES
2007年
4期
1427-1431
,共5页
改进的Booth4算法%Wallace树压缩%改进的K-S加法器
改進的Booth4算法%Wallace樹壓縮%改進的K-S加法器
개진적Booth4산법%Wallace수압축%개진적K-S가법기
针对67×67位乘法器,提出并实现新型的设计方法.先提出改进的四阶Booth算法,对乘数编码,以减少部分积的数目,提高压缩速度和减少面积,再研究优化和分配方法,对部分积和进位信号以及一个134位的补偿向量进行优化分配,并对部分积压缩,最后研究K-S加法器的改进方法,求和以实现134位乘积.采用TSMC的0.18 μm工艺库,Synopsys的Design compiler工具和Altera的Quautus4.2工具分析结果表明,基于本文方法实现的电路比DesignWare自带的乘法器实现的电路相比,性能总体占优.
針對67×67位乘法器,提齣併實現新型的設計方法.先提齣改進的四階Booth算法,對乘數編碼,以減少部分積的數目,提高壓縮速度和減少麵積,再研究優化和分配方法,對部分積和進位信號以及一箇134位的補償嚮量進行優化分配,併對部分積壓縮,最後研究K-S加法器的改進方法,求和以實現134位乘積.採用TSMC的0.18 μm工藝庫,Synopsys的Design compiler工具和Altera的Quautus4.2工具分析結果錶明,基于本文方法實現的電路比DesignWare自帶的乘法器實現的電路相比,性能總體佔優.
침대67×67위승법기,제출병실현신형적설계방법.선제출개진적사계Booth산법,대승수편마,이감소부분적적수목,제고압축속도화감소면적,재연구우화화분배방법,대부분적화진위신호이급일개134위적보상향량진행우화분배,병대부분적압축,최후연구K-S가법기적개진방법,구화이실현134위승적.채용TSMC적0.18 μm공예고,Synopsys적Design compiler공구화Altera적Quautus4.2공구분석결과표명,기우본문방법실현적전로비DesignWare자대적승법기실현적전로상비,성능총체점우.
