自动化仪表
自動化儀錶
자동화의표
PROCESS AUTOMATION INSTRUMENTATION
2005年
5期
12-14,17
,共4页
改进的BP网络 自整定PID控制器 VHDL FPGA
改進的BP網絡 自整定PID控製器 VHDL FPGA
개진적BP망락 자정정PID공제기 VHDL FPGA
本文基于FPGA(现场可编程门阵列)技术实现了改进的BP网络自整定PID控制器的设计.首先,采用MATLAB设计控制器,针对特定被控对象模型,在闭环控制系统中通过改进的BP网络算法训练神经网络,获得比较理想的系统输出;依据训练好的网络权值,在FPGA集成开发环境下,基于VHDL(甚高速集成电路硬件描述语言)设计BP网络自整定PID控制器,完成时序仿真测试,并在一种具体的FPGA器件上实现.实验表明,其设计过程合理,实现结果正确,适合于采用复杂智能控制策略并要求实时性、快速性的单片或小型控制系统.
本文基于FPGA(現場可編程門陣列)技術實現瞭改進的BP網絡自整定PID控製器的設計.首先,採用MATLAB設計控製器,針對特定被控對象模型,在閉環控製繫統中通過改進的BP網絡算法訓練神經網絡,穫得比較理想的繫統輸齣;依據訓練好的網絡權值,在FPGA集成開髮環境下,基于VHDL(甚高速集成電路硬件描述語言)設計BP網絡自整定PID控製器,完成時序倣真測試,併在一種具體的FPGA器件上實現.實驗錶明,其設計過程閤理,實現結果正確,適閤于採用複雜智能控製策略併要求實時性、快速性的單片或小型控製繫統.
본문기우FPGA(현장가편정문진렬)기술실현료개진적BP망락자정정PID공제기적설계.수선,채용MATLAB설계공제기,침대특정피공대상모형,재폐배공제계통중통과개진적BP망락산법훈련신경망락,획득비교이상적계통수출;의거훈련호적망락권치,재FPGA집성개발배경하,기우VHDL(심고속집성전로경건묘술어언)설계BP망락자정정PID공제기,완성시서방진측시,병재일충구체적FPGA기건상실현.실험표명,기설계과정합리,실현결과정학,괄합우채용복잡지능공제책략병요구실시성、쾌속성적단편혹소형공제계통.
