基于全耗尽技术的SOI CMOS集成电路研究
기우전모진기술적SOI CMOS집성전로연구
Research of SOI CMOS Integrated Circuit Based on Fully Depleted Technology
  • 万方数据
    电子器件 전자기건
    JOURNAL OF ELECTRON DEVICES
    2006年 2期 325-329 ,共5页

    张新%刘梦新%高勇%洪德杰%王彩琳%邢昆山

    장신%류몽신%고용%홍덕걸%왕채림%형곤산

    全耗尽%SOI CMOS%LDD结构%LDS结构%脉冲测定 全耗儘%SOI CMOS%LDD結構%LDS結構%脈遲測定
    전모진%SOI CMOS%LDD결구%LDS결구%맥충측정
    介绍了电路的工作原理,对主要的延迟和选通控制单元及整体电路进行了模拟仿真,证明电路逻辑功能达到设计要求.根据电路的性能特点,采用绝缘体上硅结构,选用薄膜全耗尽SOICMOS工艺进行试制.测试结果表明:与同类体硅电路相比,工作频率提高三倍,静态功耗仅为体硅电路的10%,且电路的101级环振总延迟时间也仅为体硅电路的20%,实现了电路对高速低功耗的要求.
    개소료전로적공작원리,대주요적연지화선통공제단원급정체전로진행료모의방진,증명전로라집공능체도설계요구.근거전로적성능특점,채용절연체상규결구,선용박막전모진SOICMOS공예진행시제.측시결과표명:여동류체규전로상비,공작빈솔제고삼배,정태공모부위체규전로적10%,차전로적101급배진총연지시간야부위체규전로적20%,실현료전로대고속저공모적요구.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문