微计算机信息
微計算機信息
미계산궤신식
CONTROL & AUTOMATION
2008年
26期
146-148
,共3页
王恒心%熊庆国%王鑫%陈礼敏
王恆心%熊慶國%王鑫%陳禮敏
왕항심%웅경국%왕흠%진례민
嵌入式%VHDL%FPGA%CPLD%VGA显示
嵌入式%VHDL%FPGA%CPLD%VGA顯示
감입식%VHDL%FPGA%CPLD%VGA현시
本文介绍了基于FPGA/CPLD的嵌入式VGA显示系统的设计,详细讨论了用VHDL设计行场扫描时序的方法,这种设计方法稍作改动便可产生任意行场扫描时序,具有很好的移植性.该显示系统已成功地在雷达图形显示系统中使用,且显示器的分辨率达到了1280*1024,刷新频率为60 Hz.
本文介紹瞭基于FPGA/CPLD的嵌入式VGA顯示繫統的設計,詳細討論瞭用VHDL設計行場掃描時序的方法,這種設計方法稍作改動便可產生任意行場掃描時序,具有很好的移植性.該顯示繫統已成功地在雷達圖形顯示繫統中使用,且顯示器的分辨率達到瞭1280*1024,刷新頻率為60 Hz.
본문개소료기우FPGA/CPLD적감입식VGA현시계통적설계,상세토론료용VHDL설계행장소묘시서적방법,저충설계방법초작개동편가산생임의행장소묘시서,구유흔호적이식성.해현시계통이성공지재뢰체도형현시계통중사용,차현시기적분변솔체도료1280*1024,쇄신빈솔위60 Hz.
