CAJ | 학술논문

供电电压直接决定芯片性能,在IC设计的各个阶段考虑供电电压约束具有重要的意义.受制于电源线地线(PG)网络分析的高复杂性,尽管供电电压已成为布图规划设计中的一个设计约束,但目前在布局设计中还未考虑供电电压约束.有别于ICCG,SOR等经典的全局分析算法,提出了一种局部的连续过松弛方法(SORPECO),并在ECO布局过程中对PG网电压约束进行高效的分析.基于前一个布局的PG网电压分布,针对ECO试探布局中某些轻微设计变动, SORPECO只需对这些设计变动的局部变化周边区域进行松弛,以更新PG网电压分布.受益于PG网络分析的局部性,SORPECO拥有局部、高效和高精度等优点.实验结果表明,与通常用于布图规划的传统高效的ICCG算法相比,SORPECO不仅精度损耗几乎可以忽略(最大误差<0. 062%),而且可以加速2个数量级.
공전전압직접결정심편성능,재IC설계적각개계단고필공전전압약속구유중요적의의.수제우전원선지선(PG)망락분석적고복잡성,진관공전전압이성위포도규화설계중적일개설계약속,단목전재포국설계중환미고필공전전압약속.유별우ICCG,SOR등경전적전국분석산법,제출료일충국부적련속과송이방법(SORPECO),병재ECO포국과정중대PG망전압약속진행고효적분석.기우전일개포국적PG망전압분포,침대ECO시탐포국중모사경미설계변동, SORPECO지수대저사설계변동적국부변화주변구역진행송이,이경신PG망전압분포.수익우PG망락분석적국부성,SORPECO옹유국부、고효화고정도등우점.실험결과표명,여통상용우포도규화적전통고효적ICCG산법상비,SORPECO불부정도손모궤호가이홀략(최대오차<0. 062%),이차가이가속2개수량급.