科学技术与工程
科學技術與工程
과학기술여공정
SCIENCE TECHNOLOGY AND ENGINEERING
2010年
25期
6293-6296
,共4页
IEEE754%可编程逻辑门阵列%VHDL%浮点加法器
IEEE754%可編程邏輯門陣列%VHDL%浮點加法器
IEEE754%가편정라집문진렬%VHDL%부점가법기
为降低设计成本、缩短设计周期、提高可移植性,设计并实现了基于CycloneⅢ型FPGA单精度32位浮点加法器.该加法器采用VHDL语言描述,流水线结构,符合IEEE754单精度浮点表示格式和存储格式.经过QuartusⅡ、MATLAB和ModelSim SE进行联合仿真结果表明,系统的运行精度可以达到10-8数量级,同时该设计可参数化、可作为独立的子系统应用于其他数字信号处理领域.
為降低設計成本、縮短設計週期、提高可移植性,設計併實現瞭基于CycloneⅢ型FPGA單精度32位浮點加法器.該加法器採用VHDL語言描述,流水線結構,符閤IEEE754單精度浮點錶示格式和存儲格式.經過QuartusⅡ、MATLAB和ModelSim SE進行聯閤倣真結果錶明,繫統的運行精度可以達到10-8數量級,同時該設計可參數化、可作為獨立的子繫統應用于其他數字信號處理領域.
위강저설계성본、축단설계주기、제고가이식성,설계병실현료기우CycloneⅢ형FPGA단정도32위부점가법기.해가법기채용VHDL어언묘술,류수선결구,부합IEEE754단정도부점표시격식화존저격식.경과QuartusⅡ、MATLAB화ModelSim SE진행연합방진결과표명,계통적운행정도가이체도10-8수량급,동시해설계가삼수화、가작위독립적자계통응용우기타수자신호처리영역.
