微计算机信息
微計算機信息
미계산궤신식
CONTROL & AUTOMATION
2011年
6期
124-125,71
,共3页
李平%韩俊刚%李自迪%杨婷婷
李平%韓俊剛%李自迪%楊婷婷
리평%한준강%리자적%양정정
图形加速器%扫描线算法%FPGA
圖形加速器%掃描線算法%FPGA
도형가속기%소묘선산법%FPGA
在图形处理器(GPU)的研究中,提高图形加速器的描绘速度,特别是提高区域填充的效率是一个关键技术.采用软件实现区域填充,速度慢,限制了图形加速器效率的提高.本文采用一种改进的区域填充扫描线算法,设计了具体的硬件实现方法,并将其应用于一个完整的2D图形加速器系统,提高了加速器的效率,最终在Altera的cvclone Ⅱ系列开发板上进行了验证.
在圖形處理器(GPU)的研究中,提高圖形加速器的描繪速度,特彆是提高區域填充的效率是一箇關鍵技術.採用軟件實現區域填充,速度慢,限製瞭圖形加速器效率的提高.本文採用一種改進的區域填充掃描線算法,設計瞭具體的硬件實現方法,併將其應用于一箇完整的2D圖形加速器繫統,提高瞭加速器的效率,最終在Altera的cvclone Ⅱ繫列開髮闆上進行瞭驗證.
재도형처리기(GPU)적연구중,제고도형가속기적묘회속도,특별시제고구역전충적효솔시일개관건기술.채용연건실현구역전충,속도만,한제료도형가속기효솔적제고.본문채용일충개진적구역전충소묘선산법,설계료구체적경건실현방법,병장기응용우일개완정적2D도형가속기계통,제고료가속기적효솔,최종재Altera적cvclone Ⅱ계렬개발판상진행료험증.
