测控技术
測控技術
측공기술
MEASUREMENT & CONTROL TECHNOLOGY
2012年
7期
76-81
,共6页
BLVDS%FPGA%PCB布线%LVDS
BLVDS%FPGA%PCB佈線%LVDS
BLVDS%FPGA%PCB포선%LVDS
测试总线是测试系统中的一个重要环节,是准确传输信号的关键.详细介绍了LVDS与BLVDS技术,在此基础上论述了BLVDS总线布置设计、PCB布线设计、数据格式设计及通信背板设计,并提出了一种基于FPGA的BLVDS总线设计,采用Verilog HDL实现FPGA内部逻辑电路设计,FPGA完成BLVDS总线上数据的接收、发送,以及数据的缓存.实验结果表明,该总线通信速度快、稳定、可靠.
測試總線是測試繫統中的一箇重要環節,是準確傳輸信號的關鍵.詳細介紹瞭LVDS與BLVDS技術,在此基礎上論述瞭BLVDS總線佈置設計、PCB佈線設計、數據格式設計及通信揹闆設計,併提齣瞭一種基于FPGA的BLVDS總線設計,採用Verilog HDL實現FPGA內部邏輯電路設計,FPGA完成BLVDS總線上數據的接收、髮送,以及數據的緩存.實驗結果錶明,該總線通信速度快、穩定、可靠.
측시총선시측시계통중적일개중요배절,시준학전수신호적관건.상세개소료LVDS여BLVDS기술,재차기출상논술료BLVDS총선포치설계、PCB포선설계、수거격식설계급통신배판설계,병제출료일충기우FPGA적BLVDS총선설계,채용Verilog HDL실현FPGA내부라집전로설계,FPGA완성BLVDS총선상수거적접수、발송,이급수거적완존.실험결과표명,해총선통신속도쾌、은정、가고.
