半导体学报
半導體學報
반도체학보
CHINESE JOURNAL OF SEMICONDUCTORS
2007年
8期
1204-1210
,共7页
Σ-Δ调制%斩波稳零技术%降采样器%多相分解%波数字滤波器%片上噪声
Σ-Δ調製%斬波穩零技術%降採樣器%多相分解%波數字濾波器%片上譟聲
Σ-Δ조제%참파은령기술%강채양기%다상분해%파수자려파기%편상조성
sigma-delta modulation%chopper stabilize%decimator%poly phase%wave digital filter%on-chip noise
介绍了一个16位精度Σ-Δ型模拟数字转换器.它由一个模拟的调制器和一个数字降采样滤波器组成.调制器采用了传统的单环两阶的结构,在第一阶调制器中采用了斩波稳零技术来消除电路的闪烁噪声.数字的降采样器包括多相梳状滤波器和波数字滤波器,功耗低,面积小.实验结果表明转换器获得了92dB的动态范围和96kHz的带宽.整个芯片由0.18μm六层金属CMOS工艺制造,芯片面积为2.68mm2,功率消耗仅为15.5mW.
介紹瞭一箇16位精度Σ-Δ型模擬數字轉換器.它由一箇模擬的調製器和一箇數字降採樣濾波器組成.調製器採用瞭傳統的單環兩階的結構,在第一階調製器中採用瞭斬波穩零技術來消除電路的閃爍譟聲.數字的降採樣器包括多相梳狀濾波器和波數字濾波器,功耗低,麵積小.實驗結果錶明轉換器穫得瞭92dB的動態範圍和96kHz的帶寬.整箇芯片由0.18μm六層金屬CMOS工藝製造,芯片麵積為2.68mm2,功率消耗僅為15.5mW.
개소료일개16위정도Σ-Δ형모의수자전환기.타유일개모의적조제기화일개수자강채양려파기조성.조제기채용료전통적단배량계적결구,재제일계조제기중채용료참파은령기술래소제전로적섬삭조성.수자적강채양기포괄다상소상려파기화파수자려파기,공모저,면적소.실험결과표명전환기획득료92dB적동태범위화96kHz적대관.정개심편유0.18μm륙층금속CMOS공예제조,심편면적위2.68mm2,공솔소모부위15.5mW.
A 16bit sigma-delta audio analog-to-digital converter is developed.It consists of an analog modulator and a digital decimator.A standard 2-order single-loop architecture is employed in the modulator.Chopper stabilization is applied to the first integrator to eliminate the 1/f noise.A low-power,area-efficient decimator is used,which includes a poly-phase comb-filter and a wave-digital-filter.The converter achieves a 92dB dynamic range over the 96kHz audio band.This single chip occupies 2.68mm2 in a 0.18μm six-metal CMOS process and dissipates only 15.5mW power.
