信息化研究
信息化研究
신식화연구
ELECTRONIC ENGINEER
2009年
2期
15-18,51
,共5页
cycloneⅢ%分布式算法%FIR滤波器%Verilog HDL
cycloneⅢ%分佈式算法%FIR濾波器%Verilog HDL
cycloneⅢ%분포식산법%FIR려파기%Verilog HDL
介绍了FIR(有限冲击响应)数字滤波器的原理、结构和设计方法,运用Verilog HDL语言,在CycloneⅢ芯片(EP3C25F324C8NES)上,实现16阶分布式算法的nR数字滤波器电路的设计.分布式算法F1R数字滤波器是基于ROM查找表,能够极大地减少硬件电路规模,实现流水线处理,提高电路的执行速度.16阶分布式算法的FIR数字滤波器所占CycloneⅢ芯片的资源小于1%,这给在同一块CycloneⅢ芯片上,实现滤波器与其它FPGA设计的综合提供了宽广的发展空间.
介紹瞭FIR(有限遲擊響應)數字濾波器的原理、結構和設計方法,運用Verilog HDL語言,在CycloneⅢ芯片(EP3C25F324C8NES)上,實現16階分佈式算法的nR數字濾波器電路的設計.分佈式算法F1R數字濾波器是基于ROM查找錶,能夠極大地減少硬件電路規模,實現流水線處理,提高電路的執行速度.16階分佈式算法的FIR數字濾波器所佔CycloneⅢ芯片的資源小于1%,這給在同一塊CycloneⅢ芯片上,實現濾波器與其它FPGA設計的綜閤提供瞭寬廣的髮展空間.
개소료FIR(유한충격향응)수자려파기적원리、결구화설계방법,운용Verilog HDL어언,재CycloneⅢ심편(EP3C25F324C8NES)상,실현16계분포식산법적nR수자려파기전로적설계.분포식산법F1R수자려파기시기우ROM사조표,능구겁대지감소경건전로규모,실현류수선처리,제고전로적집행속도.16계분포식산법적FIR수자려파기소점CycloneⅢ심편적자원소우1%,저급재동일괴CycloneⅢ심편상,실현려파기여기타FPGA설계적종합제공료관엄적발전공간.
