微电子学
微電子學
미전자학
MICROELECTRONICS
2007年
2期
238-241
,共4页
宁宁%于奇%范龙%吴霜毅%刘国庆%刘源%杨谟华
寧寧%于奇%範龍%吳霜毅%劉國慶%劉源%楊謨華
저저%우기%범룡%오상의%류국경%류원%양모화
3级Flash A/D转换器%比较器%高速低功耗%基准区间选通逻辑
3級Flash A/D轉換器%比較器%高速低功耗%基準區間選通邏輯
3급Flash A/D전환기%비교기%고속저공모%기준구간선통라집
为了降低A/D转换器(ADC)的功耗和面积,基于Flash ADC原理,利用分级比较方式,减少ADC比较器数目,并源自全新的基准区间选通逻辑模块,替代MDAC和残差放大单元;针对8位分辨精度,提出了一种新型3级Flash ADC架构,并依此结构,设计实现了一个8位250 MSPS ADC.0.35 μm/3.3 V AMS Si-CMOS工艺模型和版图验证结果表明,在实现250 MSPS前提下,DNL＜± 0.4 LSB,INL ＜± 0.5 LSB;Nyquist频率下,SFDR为59.2 dB,功耗85 mW,面积1.20 mm×8 mm.对比同类ADC,功耗与面积指标明显占优.该系统架构可望应用于高速低功耗混合信号处理电路的研究和开发.
為瞭降低A/D轉換器(ADC)的功耗和麵積,基于Flash ADC原理,利用分級比較方式,減少ADC比較器數目,併源自全新的基準區間選通邏輯模塊,替代MDAC和殘差放大單元;針對8位分辨精度,提齣瞭一種新型3級Flash ADC架構,併依此結構,設計實現瞭一箇8位250 MSPS ADC.0.35 μm/3.3 V AMS Si-CMOS工藝模型和版圖驗證結果錶明,在實現250 MSPS前提下,DNL＜± 0.4 LSB,INL ＜± 0.5 LSB;Nyquist頻率下,SFDR為59.2 dB,功耗85 mW,麵積1.20 mm×8 mm.對比同類ADC,功耗與麵積指標明顯佔優.該繫統架構可望應用于高速低功耗混閤信號處理電路的研究和開髮.
위료강저A/D전환기(ADC)적공모화면적,기우Flash ADC원리,이용분급비교방식,감소ADC비교기수목,병원자전신적기준구간선통라집모괴,체대MDAC화잔차방대단원;침대8위분변정도,제출료일충신형3급Flash ADC가구,병의차결구,설계실현료일개8위250 MSPS ADC.0.35 μm/3.3 V AMS Si-CMOS공예모형화판도험증결과표명,재실현250 MSPS전제하,DNL＜± 0.4 LSB,INL ＜± 0.5 LSB;Nyquist빈솔하,SFDR위59.2 dB,공모85 mW,면적1.20 mm×8 mm.대비동류ADC,공모여면적지표명현점우.해계통가구가망응용우고속저공모혼합신호처리전로적연구화개발.
