西安电子科技大学学报（自然科学版）
西安電子科技大學學報（自然科學版）
서안전자과기대학학보（자연과학판）
JOURNAL OF XIDIAN UNIVERSITY(NATURAL SCIENCE)
2010年
5期
904-910
,共7页
佟星元%陈杉%蔡乃琼%朱樟明%杨银堂
佟星元%陳杉%蔡迺瓊%硃樟明%楊銀堂
동성원%진삼%채내경%주장명%양은당
A/D转换器%逐次逼近%两段式电阻梯%金属叉指电容%低成本
A/D轉換器%逐次逼近%兩段式電阻梯%金屬扠指電容%低成本
A/D전환기%축차핍근%량단식전조제%금속차지전용%저성본
采用一种R-C-R组合式逐次逼近A/D转换方法,基于UMC 90nm CMOS工艺设计了一种12位1兆赫兹采样频率的逐次逼近型A/D转换器.在电路设计上,通过复用两段式电阻梯结构,有效地降低了系统对电容阵列的匹配性要求.在版图设计方面,采用了特殊的电阻梯版图设计方法来减小连接电阻的失配影响,并采用金属叉指电容来提高工艺兼容性以减小工艺成本.在3 3V模拟电源电压和1 0V数字电源电压下,测得微分非线性为0 78最低有效位.当采样速率为1兆采样点每秒,输入信号频率为10kHz时,测得的有效位数为10 3,包括输出驱动在内,功耗不足10mW.整个转换器的有源面积小于0 31mm2,符合嵌入式片上系统的应用要求.
採用一種R-C-R組閤式逐次逼近A/D轉換方法,基于UMC 90nm CMOS工藝設計瞭一種12位1兆赫玆採樣頻率的逐次逼近型A/D轉換器.在電路設計上,通過複用兩段式電阻梯結構,有效地降低瞭繫統對電容陣列的匹配性要求.在版圖設計方麵,採用瞭特殊的電阻梯版圖設計方法來減小連接電阻的失配影響,併採用金屬扠指電容來提高工藝兼容性以減小工藝成本.在3 3V模擬電源電壓和1 0V數字電源電壓下,測得微分非線性為0 78最低有效位.噹採樣速率為1兆採樣點每秒,輸入信號頻率為10kHz時,測得的有效位數為10 3,包括輸齣驅動在內,功耗不足10mW.整箇轉換器的有源麵積小于0 31mm2,符閤嵌入式片上繫統的應用要求.
채용일충R-C-R조합식축차핍근A/D전환방법,기우UMC 90nm CMOS공예설계료일충12위1조혁자채양빈솔적축차핍근형A/D전환기.재전로설계상,통과복용량단식전조제결구,유효지강저료계통대전용진렬적필배성요구.재판도설계방면,채용료특수적전조제판도설계방법래감소련접전조적실배영향,병채용금속차지전용래제고공예겸용성이감소공예성본.재3 3V모의전원전압화1 0V수자전원전압하,측득미분비선성위0 78최저유효위.당채양속솔위1조채양점매초,수입신호빈솔위10kHz시,측득적유효위수위10 3,포괄수출구동재내,공모불족10mW.정개전환기적유원면적소우0 31mm2,부합감입식편상계통적응용요구.
