无线电工程
無線電工程
무선전공정
RADIO ENGINEERING OF CHINA
2011年
9期
28-30
,共3页
高速信道编译码%LDPC%部分并行处理
高速信道編譯碼%LDPC%部分併行處理
고속신도편역마%LDPC%부분병행처리
high speed channel coding/decoding%LDPC%partial parallel processing
以（8 176,7 154）准循环码为研究对象,介绍了准循环低密度奇偶校验（LDPC）码及其译码算法,分析了译码器的硬件结构单元,并详细介绍了各个分块单元。在Xilinx公司的硬件上仿真实现了所设计的译码器,并在平台上对其进行测试。仿真结果表明所设计的高速译码器编码效率为7/8,吞吐量达到600 Mbps,在高速数数据传输系统中具有重大的工程应用价值。
以（8 176,7 154）準循環碼為研究對象,介紹瞭準循環低密度奇偶校驗（LDPC）碼及其譯碼算法,分析瞭譯碼器的硬件結構單元,併詳細介紹瞭各箇分塊單元。在Xilinx公司的硬件上倣真實現瞭所設計的譯碼器,併在平檯上對其進行測試。倣真結果錶明所設計的高速譯碼器編碼效率為7/8,吞吐量達到600 Mbps,在高速數數據傳輸繫統中具有重大的工程應用價值。
이（8 176,7 154）준순배마위연구대상,개소료준순배저밀도기우교험（LDPC）마급기역마산법,분석료역마기적경건결구단원,병상세개소료각개분괴단원。재Xilinx공사적경건상방진실현료소설계적역마기,병재평태상대기진행측시。방진결과표명소설계적고속역마기편마효솔위7/8,탄토량체도600 Mbps,재고속수수거전수계통중구유중대적공정응용개치。
The paper,with（8 176,7 154）quasi-cyclic code as the object of study,introduces the quasi-cyclic LDPC coding and decoding algorithms and analyzes the hardware structural units of decoder.The decoder is implemented in FPGA hardware of Xilinx Company,and the result shows that the coding efficiency of this high speed decoder is 7/8,and the throughput is 600 Mbps.The decoder is of great value in high speed data transmission system.
