中国集成电路
中國集成電路
중국집성전로
CHINA INTEGRATED CIRCUIT
2011年
1期
53-59
,共7页
随着systemVerilog成为IEEE的P1800规范,越来越多的项目开始采用基于systemVerilog的验证方法学来获得更多的重用扩展性、更全面的功能覆盖率,以及更合理的层次化验证结构.本文主要提出了一种基于SystemVerilog的VMM验证方法学的验证环境.在这个验证环境中,验证了一个8位的MCU,这个MCU主要应用在数据卡项目中,主要特点是时钟周期与指令周期相等,并且相对于标准MUC指令需要时钟周期较少.通常验证MCU都会应用以前的16进制代码读入ROM中,通过仿真观察波形以及输出来确认功能正确,每次只能根据实际应用程序测试对应的一部分MCU功能,缺少一个量化的指标,而且每次改动MCU,需要重新检查结果,效率比较低,而且验证质量无法保证.这里实现了用SystemVerilog来搭建一个基于VMM验证方法学的可移植、重用、扩展、完全自动检查、具有层次化结构的MCU验证平台.这里运用了VMM方法学,设计了一个层次化的验证结构,可以较简单地移植并验证其他类型的MCU,抽象了MCU指令,并且通过约束产生随机指令激励,可以实现遍历所有指令以及地址,另外功能覆盖率模型帮助能够收集并监测覆盖率.
隨著systemVerilog成為IEEE的P1800規範,越來越多的項目開始採用基于systemVerilog的驗證方法學來穫得更多的重用擴展性、更全麵的功能覆蓋率,以及更閤理的層次化驗證結構.本文主要提齣瞭一種基于SystemVerilog的VMM驗證方法學的驗證環境.在這箇驗證環境中,驗證瞭一箇8位的MCU,這箇MCU主要應用在數據卡項目中,主要特點是時鐘週期與指令週期相等,併且相對于標準MUC指令需要時鐘週期較少.通常驗證MCU都會應用以前的16進製代碼讀入ROM中,通過倣真觀察波形以及輸齣來確認功能正確,每次隻能根據實際應用程序測試對應的一部分MCU功能,缺少一箇量化的指標,而且每次改動MCU,需要重新檢查結果,效率比較低,而且驗證質量無法保證.這裏實現瞭用SystemVerilog來搭建一箇基于VMM驗證方法學的可移植、重用、擴展、完全自動檢查、具有層次化結構的MCU驗證平檯.這裏運用瞭VMM方法學,設計瞭一箇層次化的驗證結構,可以較簡單地移植併驗證其他類型的MCU,抽象瞭MCU指令,併且通過約束產生隨機指令激勵,可以實現遍歷所有指令以及地阯,另外功能覆蓋率模型幫助能夠收集併鑑測覆蓋率.
수착systemVerilog성위IEEE적P1800규범,월래월다적항목개시채용기우systemVerilog적험증방법학래획득경다적중용확전성、경전면적공능복개솔,이급경합리적층차화험증결구.본문주요제출료일충기우SystemVerilog적VMM험증방법학적험증배경.재저개험증배경중,험증료일개8위적MCU,저개MCU주요응용재수거잡항목중,주요특점시시종주기여지령주기상등,병차상대우표준MUC지령수요시종주기교소.통상험증MCU도회응용이전적16진제대마독입ROM중,통과방진관찰파형이급수출래학인공능정학,매차지능근거실제응용정서측시대응적일부분MCU공능,결소일개양화적지표,이차매차개동MCU,수요중신검사결과,효솔비교저,이차험증질량무법보증.저리실현료용SystemVerilog래탑건일개기우VMM험증방법학적가이식、중용、확전、완전자동검사、구유층차화결구적MCU험증평태.저리운용료VMM방법학,설계료일개층차화적험증결구,가이교간단지이식병험증기타류형적MCU,추상료MCU지령,병차통과약속산생수궤지령격려,가이실현편력소유지령이급지지,령외공능복개솔모형방조능구수집병감측복개솔.
