计量技术
計量技術
계량기술
MEASUREMENT TECHNIQUE
2011年
5期
16-20
,共5页
ARM%FPGA%电阻网路%锁相环
ARM%FPGA%電阻網路%鎖相環
ARM%FPGA%전조망로%쇄상배
本设计以ARM为核心,控制FPGA实现直接数字频率合成功能.FPGA内部的地址累加器作为相位数据,以查表方式得到幅度数据,通过高速D/A转换器和高速运放得到所需输出信号波形.输出信号的幅度调节则由模拟开关控制电阻网路实现.系统采用串行键盘进行参数设置,由LCD实时显示输出波形及设置信息.FP-GA基准时钟采用51.2MHz有源晶振,通过FPGA内部锁相环,为系统提供140.8MHz的高频时钟信号.
本設計以ARM為覈心,控製FPGA實現直接數字頻率閤成功能.FPGA內部的地阯纍加器作為相位數據,以查錶方式得到幅度數據,通過高速D/A轉換器和高速運放得到所需輸齣信號波形.輸齣信號的幅度調節則由模擬開關控製電阻網路實現.繫統採用串行鍵盤進行參數設置,由LCD實時顯示輸齣波形及設置信息.FP-GA基準時鐘採用51.2MHz有源晶振,通過FPGA內部鎖相環,為繫統提供140.8MHz的高頻時鐘信號.
본설계이ARM위핵심,공제FPGA실현직접수자빈솔합성공능.FPGA내부적지지루가기작위상위수거,이사표방식득도폭도수거,통과고속D/A전환기화고속운방득도소수수출신호파형.수출신호적폭도조절칙유모의개관공제전조망로실현.계통채용천행건반진행삼수설치,유LCD실시현시수출파형급설치신식.FP-GA기준시종채용51.2MHz유원정진,통과FPGA내부쇄상배,위계통제공140.8MHz적고빈시종신호.
